# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

9693418

Basic Patent (No,Kind,Date): JP 3024736 A2 910201 <No. of Patents: 001> FORMING METHOD OF SEMICONDUCTOR THIN FILM (English)

Patent Assignee: KYOCERA CORP

Author (Inventor): TOMITA KENJI; YAMAGUCHI NORITOSHI; KUBO HIROAKI;

NITTA YOSHITERU; TANAKA KIYONARI

IPC: \*H01L-021/336; H01L-021/20; H01L-021/263; H01L-029/784

CA Abstract No: 115(06)061674N Derwent WPI Acc No: C 91-077659 JAPIO Reference No: 150148E000099 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3024736 A2 910201 JP 89160480 A 890622 (BASIC)

Priority Data (No,Kind,Date): JP 89160480 A 890622 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03361836

\*\*Image available\*\*

FORMING METHOD OF SEMICONDUCTOR THIN FILM

PUB. NO.:

**03-024736** [JP 3024736 A]

PUBLISHED:

February 01, 1991 (19910201)

INVENTOR(s): TOMITA KENJI

YAMAGUCHI NORITOSHI

KUBO HIROAKI **NITTA YOSHITERU** TANAKA KIYONARI

APPLICANT(s): KYOCERA CORP [358923] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-160480 [JP 89160480]

FILED:

June 22, 1989 (19890622)

INTL CLASS:

[5] H01L-021/336; H01L-021/20; H01L-021/263; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors)

JOURNAL:

Section: E, Section No. 1056, Vol. 15, No. 148, Pg. 99, April

15, 1991 (19910415)

#### ABSTRACT

PURPOSE: To form a uniform semiconductor thin film by a simple process by a method wherein an amorphous semiconductor layer of a conductivity type and an amorphous semiconductor layer of opposite conductivity type are stuck and formed in the contact state on an insulative substrate, and fused and solidified by projecting laser light.

CONSTITUTION: On an insulative substrate 1, a conductivity type amorphous semiconductor layer 2 is stuck and formed, and a specified part is etched and eliminated; in the eliminated part, an amorphous semiconductor layer 3 whose conductivity type is opposite to that of the layer 2 is stuck and formed in the state of contact with the layer 2. These amorphous semiconductor layers 2, 3 are fused and solidified by projecting laser light. Thus the layers 2, 3 are transformed into single crystal, and at the same time, a semiconductor junction part constituted of a conductivity type semiconductor single crystal and an opposite type semiconductor single crystal is formed. Thereby semiconductor thin film single crystal 2, 3 can be simply formed without using complicated process and a large-scaled apparatus.

### 爾日本国特許庁(JP)

**卯特許出願公開** 

#### 平3-24736 <sup>®</sup> 公 開 特 許 公 報 (A)

®Int.CL 5

識別記号

庁内整理番号

**69公開 平成3年(1991)2月1日** 

H 01 L

7739-5F 9056-5F

H 01 L 29/78

3 1 1

審査請求 未請求 請求項の数 1 (全5頁)

の発明の名称 半導体薄膜の形成方法

> 创特 頭 平1-160480

22出 題 平1(1989)6月22日

滋賀県八日市市蛇溝町長谷野1166番地の6 京セラ株式会 70発 明 H 螢 补滋智八日市工場内 紀 滋賀県八日市市蛇灘町長谷野1166番号の6 京セラ株式会 @発 明 者 ш 文 **补滋賀八日市工場内** 明 滋賀県八日市市蛇灘町長谷野1166番号の6 京セラ株式会 @発 谷 **补滋智八日市工場内** 佳 滋賀県八日市市蛇溝町長谷野1166番号の6 京セラ株式会 加発 者 H 篾 社滋賀八日市工場内 京セラ株式会社 京都府京都市山科区東野北井ノ上町5番地の22

⑪出 顧 人 最終頁に続く

#### 1発明の名称・

半導体薄膜の形成方法

#### 2.特許論求の範囲

施経基板上に一導電型の非晶質半導体層を被着 形成して所定部分をエッチング除去し、前記絶縁 基板上の一導電型非晶質半導体層を除去した部分 に貧配一導電型とは反対の導電型の非晶質半等体 層を前記一導電道非晶質半導体層と接触した状態 に被着形成し、これら非晶質半導体層にレーザー 光を照射して溶酸・固化させることにより半導体 選を単結品化すると同時に一導電型半導体単結晶 と他の導電型半導体単結品とで構成される半導体 、接合部を形成する半導体薄膜の形成方法。

#### 3.発明の詳細な意明

#### (産業上の利用分野)

本発明は半導体確認の形成方法に関し、特に半 導体接合部を有する単結晶半導体薄膜の形成方法 に関する。

#### (従来の技術及びその問題点)

従来から非晶質半導体層にレーザー光を照射し て非晶質半導体層を溶融・固化させて単結晶化す るレーザービーム結晶化法がある。このレーザー ビーム結晶化法を応用して三次元IC等を製造す る方法も種々提案されているが、三次元ICを製 造する場合差板は必ず単結晶シリコン差板に限ら れてしまい、大面積化は到底望めないと共に、半 導体層に不統物イオンを拡散する場合イオン注入 法や無拡散法で行うことから、不能物イオンを広 い領域にわたって均一に拡散させることができな かったり、高温加熱に耐えられる基板を用いなけ ればならない等技術上不可避の同難がある。

そこで、このような問題を解決する方法として 例えば特闘昭62-214668号公報では、第一 3図に示すように、基板11として大面積化が可 能で安価なガラス基板を用い、このガラス基板上 にSiOz 膜12等を形成し、このSiOz 膜の 所定部分に後にトランジスタのチャンネル領域を 形成する不純物となるホウ素12aとリン12b

をイオン注入法等で注入し、このSiO。 限12 上にシリコン導設13を堆積させてシリコン導設 13にレーザー光を照射して加熱することにより SiO。 膜12中の不純物をシリコン薄膜13に 熱拡致させてチャンネル領域を形成して、ガラス 基板11上に逆チャンネル型の薄膜トランジスク 18、23等を形成することも提案されている。

ところが、この従来の薄膜トランジスタの製造 方法では、SIO。 膜12に子めトランジスタの チャンネル領域を形成する不純物をイオン注入法 等で注入して置かなければならず、製造工程が煩 雑で装置も大掛かりなものを用意しなければなら ないという問題が依然としてある。

#### (発明の目的)

本発明はこのような従来方法の問題点に鑑み案 出されたものであり、イオン注入法等の根據な工 程や大掛かりな装置を用いずに簡単に形成するこ とができる半導体寝襲単結晶の形成方法を提供す ることを目的とするものである。

#### (発明の構成)

用いられる。基板1として#7059基板を用いる場合は、基板の表面に例えば酸化シリコン膜(SiOz)等を0、01~2、0μm程度の厚みに被着させて置くとよい。なぜなら、快速する非晶質半導体層の結晶化工程で蒸板1からの不純物の選入を阻止したり無衡準を緩和させることができるからである。

次に、同図四に示すように、絶疑基板1上に一導電型非晶質半導体層2を形成する。この非晶質半導体層2は、アラズマCVD法、無CVD法、 
成いは光CVD法等で形成される。アラズマCVD法で形成する場合、アラズマ反応炉を2Torr程度に採圧して、反応炉内にモノシラン(SiH4)等の水素化シリコンガスに不純物用ガスを1ppm~1%程度混入させて絶疑数1を200~300℃に加熱しながらグロー放電分解することにより絶疑数1上に堆積する。不純物用ガスとしては、n型半導体層(例えば一導電型非晶質半導体層)を形成する場合はフォスフィン(PH。)等が用いられ、p型半導体層(例えば一等

本発明によれば、絶経苔板上に一導電型の非品質半導体層を被着形成して所定部分をエッチング 除去し、前記絶経蓋板上の一導電型非品質半導体 層を除去した部分に前配一導電型非品質半導体 型の非品質半導体層を前配一導電型非品質半導体 層と接触した状態に被着形成し、これら非品質半 導体層にレーザー光を照射して溶散・固化させる ことにより半導体層を単結晶化すると同時に一導 電型半導体単結晶と他の導電型半導体単結晶と 循波される半導体接合部を形成する半導体溶膜の 形成方法が提供される。

#### (実施例)

以下、本発明を減付図面に基づき詳細に説明する。

第1図200040は、本発明に係る半導体浮展の 形成方法を説明するための因である。

本発明に係る方法に用いられる絶縁基板1は、 ナトリウムイオンをほとんど含有しないガラスや 石英等からなり、非晶質半導体層との無路張率の 差や価格を考慮すると#7059基板等が舒適に

電型非晶質半導体層とは反対の導電型非晶質半導体層)を形成する場合はジボラン(B2 He)等が用いられる。この不能物ガスの濃度を調整することによって、最終的に形成される半導体単結晶内の不能物濃度を10<sup>12</sup>cm<sup>-3</sup>~10<sup>22</sup>cm<sup>-3</sup>の範囲内等で任意に調整することができる。この非晶質半導体層2は、500~2000人程度の厚みに形成される。

次に、同図のに示すように、一導電型非晶質半 準体層2の所定部分に有機材料等から成るフォト レジスト競を塗布して1~10%のファ硝酸溶液 (HNO。+HF)中に2~60分程度浸漉して フォトレジスト膜が強布された部分以外の一導電 型非晶質半導体層2をエッチング強去する。

次に、同図心に示すように、一導電型非晶質半 等体層2がエッチング除去された部分に一端電型 非晶質半導体層とは反対の導電型非晶質半導体層 3をプラズマCVD法、熱CVD法、或いは光C VD法により形成する。この一導電型非晶質半導 体層がエッチング除去された部分に反対の導電型 非品質半導体度を形成するにあたっては、例えばメタルマスクで一導電型非品質半導体層を被覆してエッチング除去された部分だけに反対の導電型の非品質半導体層を検視して重複部分の反対の導電型非品質半導体層を除去して形成してもよい。また、一等電型非品質半導体層と反対の導電型非品質半導体層との同に関連を生じないように接触して形成する。尚、一等電型非品質半導体層と反対の導電型非品質とは一部が重複するように形成してもよい。

次に、絶縁基板1を500~600でに2時間程度加熱して、非晶質半導体層2、3内の水素を排出する。即ち、非晶質半導体層2、3を絶縁基板1に均質に堆積するためにはシリコンの結合手を飽和させるための水素を含有させなければならない。例えば絶縁基板1を200~300でに加熱して非晶質半導体膜2、3を堆積すると非晶質半導体膜2、3中に1021個cm<sup>-2</sup>程度の水業が含有されてしまう。ところが、水素を含有した状

思で非晶質半導体膜2、3を単結晶化すると。レーザーを照射して加熱した際に水業が突沸して非晶質半導体膜が絶縁基板から剝離する。そこで、絶縁基板1を500~600℃に加熱して非晶質半導体層2、3中の水素を10<sup>11</sup>側cm<sup>-2</sup>程度まで発送させる。なお、加熱処理温度が500℃未満の場合は含有水素量を所望値まで低級させる。なお、加熱処理温度半等体層2、3が多結晶化して単結晶化工程で膜中にクラック(急致)を生じ易くなる。従って、この加熱処理温度は500~600℃の範囲で行うことが望ましい。

次に、同図のに示すように、非晶質半導体層2、3にレーザー光を照射して単結晶化させると同時に一導電型半導体単結晶2と反対の導電型半導体単結晶3とで構成される半導体接合部を形成する。レーザーとしては、例えばビームスポットが20~100μmでパワー0。5~20甲の連旋発展アルゴンレーザー等が好適に用いられ、走査速度は1~20cm/sec程度である。レーザー光

を照射すると非晶質半導体膜2、3は1400℃ 以上に加熱されて韓間的に溶融しレーザー光が道 り過ぎると瞬時に関化して単結晶化する。半導体 接合部の不純物拡散領域の境界を明瞭にしていわ ゆる逆方向特性やリーク電流等の素子特性を向上 させるためにレーザーの走査速度は単結晶化でき る範囲でできるだけ遠くすることが望ましく、ま た溶融した非晶質半導体層2、3を繋時に因化さ せるために非晶質半導体層2、3上等に放熱を促 進するポリエチレングリコール等の粘性物質を塗 布してレーザー光を照射するとよい。また、非晶 賃牛導体層2、3上に酸化シリコン膜(SiOz) 等を0.5μm程度の厚みに例えばプラズマCV D法等で被着して置くとよい。なぜなら、非晶質 半導体層2、3がレーザーで加熱された最の熱を! いち早く吸収して解時に固化させることができ、 また大気中から非晶質半導体層2、3内への汚染 を防止でき、さらに非品質半導体層2、3の表面 の波打ち等を防止できるからである。なお、一帯 電型半導体単結晶2及び反対の導電型半端体単結

品3の不純物濃度は非晶質半導体層2、3を形成する際の不純物ガスの濃度にそのまま依存している。

上記実施例では一導電型非晶質半導体層と他の 滞電型非晶質半導体層とでp-n接合を形成する ことについて述べたが、全く同様の方法によって 第2四〇〇〇に示すようなn\*-p-n\*接合も 形成することができる。

このように形成した半導体接合部を有する半導体寝膜2、3上に例えば酸化シリコンや窒化シリコン等からなるフィールド酸化膜やゲート絶縁膜を形成し、さらにアルミニュウムやニッケル等から成るソース電極、ゲート電極、及びドレイン電極を所定部分に形成することにより、異なるチャンネルのトランジスタで構成されるC-MOSトランジスタを極めて容易に形成することができる。(発明の効果)


以上のように、本発明に係る半導体薄膜の形成 方法によれば、絶疑基板上に一導電型の非晶質半 導体層を被着形成して所定部分をエッチング除去


#### 4.関軍の簡単な製明

第1図総設はそれぞれ本発明に係る薄膜半 準体の製造方法を説明するための図、第2図総設 総はそれぞれ他の実施例を説明するための図、 第3図は従来の半導体薄膜の製造方法を説明する ための図である。

- 1、絶経基板
- 2、一導電型非品質半導体層
- 3、反対の導電型非晶質半導体層

特許出職人 (663) 京セラ株式会社





第1頁の統き

Mint. Cl. 3

歲別配号

庁内整理番号

H 01 L 21/263 29/784

滋賀県八日市市蛇溝町長谷野1166番号の6 京セラ株式会

社滋賀八日市工場内